AD-Wandler

Ein Analog-Digital-Wandler, kurz AD-Wandler (im Englischen Analog-Digital-Converter, ADC) ist ein elektronisches Bauteil, welches analoge in digitale Signale wandelt. Er wird in der digitalen Signalverarbeitung benötigt. Ein oder sogar mehrere AD-Wandler befinde sich in nahezu jedem Mikrocontroller und dienen dort als Schnittstelle zur Aufnahme analoger Signale aus Peripheriegeräten.

Genereller Ablauf einer AD Wandlung

– Steuerung des AD Wandlers über die SFRs. Das Wandlungsergebnis liegt später in einem Datenregister. Diese Register sind die Schnittstelle des AD-Wandlers für den Prozessor.

– Der AD-Wandler beobachtet das SFR und arbeitet nach der Konfiguration aus dem SFR

– Wird im SFR eine Wandlung angefordert (Startbit) fängt der AD-Wandler an zu wandeln

– Sobald der AD-Wandler fertig gewandelt hat, teilt er es über das SFR mit, indem er das Fertig-Bit setzt.

– Das Wandlungsergebnis kann nun aus dem Datenregister ausgelesen werden.

Arten der AD-Wandlung

Es gibt 3 verschiede technische Ausführungsarten, bzw. Arbeitsweisen von AD-Wandlern:

– Parallelverfahren

Eigenschaften: sehr schnell aber sehr hoher Hardwareaufwand

Dieses Verfahren ist sehr schnell, da es für jede Stufe der Treppenfunktion einen Komperator (Spannungsvergleicher) bereithält. Es kann somit parallel in einem Schritt gewandelt werden. Der Hardwareaufwand ist jedoch sehr groß und nur für kleine Auflösungen realisierbar.

– Wägeverfahren

Mittelschnell und mittelhoher Hardwareaufwand

Dieses Verfahren ist ein Kompromiss zwischen Schnelligkeit und Hardwareaufwand und wird deswegen in der Praxis am häufigsten genutzt.

Arbeitsweise:

Für jedes Bit des Ergebnisses wird eine Messung gemacht. Angefangen wird mit dem höchstwertigen Bit.

Das zu ermittelnde Bit wird auf 1 gesetzt.

Das temporäre Ergebnis wird auf einen DA-Wandler gegeben und mit der zu messenden Spannung verglichen.

Ist die zu messende Spannung >= der erzeugten Spannung bleibt das Bit gesetzt, andernfalls wird es zurück auf 0 gesetzt

Dies wiederholt sich jetzt mit dem nächstniedrigeren Bit.

– Zählverfahren (Dual Slope)

Sehr langsam, störunempfindlich, geringer Hardwareaufwand

Fehlermöglichkeiten bei einer AD Wandlung

Statische Fehler

– Quantisierungsrauschen

Dynamische Fehler

– Amplitudenänderung des Einganssignals über die Wandlugszeit

Besonders kritisch beim Wägeverfahren, da hier die empfindlichen niederwertigsten Bits zuletzt gewandelt werden. Eine Schwankung um 0,5 LSB macht bereits das niederwertigste Bit unbrauchbar.

Lösung: Abtast-/ Halteglieder (sample and hold Glied)

– Takt-Jitter

Schwankung der Taktrate bei periodischer Abtastung analoger Signalverläufe

Wichtige Auswahlkriterien für AD Wandler

– Auflösung

– Spannungsbereich

– Wandlungszeit

– Wandlungsfehler

Kommentar hinterlassen

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert